Samsung SDI: Chips mit 4nm-Fertigung auf der Roadmap

Moore’s Law dürfte wohl jedem ein Begriff sein: verkürzt verdoppelt sich als Faustregel im Mittel innerhalb von 18 Monaten die Menge an Schaltkreisen pro Fläche.

Aufgestellt 1965 wurde die These, dass sich jedes Jahr die Schaltkreisdichte verdoppeln würde, bereits 1975 von Moore revidiert und auf 24 Monate gesetzt. Eingependelt hat sich die Geschwindigkeit real bei etwa 20 Monaten. Die Frage ist jedoch, wie lange dies der Fall sein wird – aktuell wird etwa der Exynos 8895 und Snapdragon 835 im Galaxy S8 bereits mit 19 nm FinFET gefertigt, die Sprünge bei der Größe werden also immer kleiner. Samsungs Halbleitersparte hat nun auf dem hauseigenen Samsung Foundry Forum einen Ausblick auf die Roadmap gegeben, laut der Moore noch einige Jahre Recht behalten dürfte.

Der nächste Schritt wird von aktuell 10nm auf 8nm LPP gehen

• 8LPP (8nm Low Power Plus): 8LPP provides the most competitive scaling benefit before transitioning to EUV (Extreme Ultra Violet) lithography. Combining key process innovations from Samsung’s 10nm technology, 8LPP offers additional benefits in the areas of performance and gate density as compared to 10LPP.

8LPP wird dabei der letzte herkömmliche Schritt sein, den Samsung bei der bisherigen Fertigung gehen kann. 8LPP bietet wiederum Vorteile in Sachen Größe und wohl auch Effizient. Richtig interessant wird es allerdings danach:

• 7LPP (7nm Low Power Plus): 7LPP will be the first semiconductor process technology to use an EUV lithography solution. 250W of maximum EUV source power, which is the most important milestone for EUV insertion into high volume production, was developed by the collaborative efforts of Samsung and ASML. EUV lithography deployment will break the barriers of Moore’s law scaling, paving the way for single nanometer semiconductor technology generations.

Um noch feinere Fertigungsstrukturen zu ermöglichen, hat Samsung 7LPP auf dem Schirm. Diese Fertigungsgröße von 7nm wird dann erstmals durch „Extreme Ultra Violet“ erreicht. Hier werden dann vereinfacht ausgedrückt einzelne Transistoren durch kurzwelliges Licht getrennt. Dieser Schritt wird komplett neue Dichten bei den Chips ermöglichen.

• 6LPP (6nm Low Power Plus): 6LPP will adopt Samsung’s unique Smart Scaling solutions, which will be incorporated on top of the EUV-based 7LPP technology, allowing for greater area scaling and ultra-low power benefits.

• 5LPP (5nm Low Power Plus): 5LPP extends the physical scaling limit of FinFET structure by implementing technology innovations from the next process generation, 4LPP, for better scaling and power reduction.

• 4LPP (4nm Low Power Plus): 4LPP will be the first implementation of next generation device architecture – MBCFET^TM structure (Multi Bridge Channel FET). MBCFET^TM is Samsung’s unique GAAFET (Gate All Around FET) technology that uses a Nanosheet device to overcome the physical scaling and performance limitations of the FinFET architecture.

   

   

Interessant ist, dass Samsung das Ende der FitFET-Struktur der Transistoren erst bei 5LPP sieht, eigentlich waren 6nm hier immer das Ende der Fahenstange. Jedenfalls ist irgendwann auch mit ultraviolettem Licht Schluss mit FinFET, weshalb Samsung aktuell bei 4LPP auf der Roadmap den Wechsel zu MBCFET sieht, einer Struktur, welche dann auch bei noch kleineren Fertigungsgrößen funktioniert. Viel Zukunftsmusik, wenn man zwei Jahre pro Schritt ansetzt, gibt Samsung hier einen Ausblick auf das Jahr 2026 – spannend, Moore hat wohl noch weiter Recht.

Quelle: Samsung